APPARATUS FOR CONTROLLING CUMULATIVE TIME OF PHOTOELECTRIC CONVERTER ELEMENT ARRAY

Patent number:

JP63204131

Publication date:

1988-08-23

Inventor:

NAKAMURA YASUSHI

Applicant:

OLYMPUS OPTICAL CO

Classification:

- international:

G01J1/44; G01M11/02; H04N5/335

- european:

Application number:

JP19870036439 19870219


Priority number(s):

JP19870036439 19870219

Report a data error here

Abstract of JP63204131

PURPOSE:To automate control and to make output voltage constant, by feeding back the frequency clock corresponding to the output voltage of an integration circuit to a drive circuit to control the cumulative time of a photoelectric converter element. CONSTITUTION: In order to obtain the max. value of the sensor signal 101 generated from a photoelectric converter element array 1 by a drive circuit 2, a peak holding circuit 3 and a sample holding circuit 4 are reset in synchronous relation to the frame pulse 102 of the drive circuit 2 and the output of the circuit 4 is compared with the optimum reference value 6 by a comparator 5 to send deviation to an integrator 7 and deviation voltage integrated timewise is converted to frequency by a V/F converter 8 to form a fundamental clock which is, in turn, fed back to the drive circuit 2. By this method, the max. value of the sensor signal 101 is controlled so that the difference between the optimum reference value 6 and the output of the circuit 4 becomes min. to bring the output of the circuit 4 to the same value as the optimum reference value 6.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

11 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-204131

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988)8月23日

G 01 M 11/02 G 01 J 1/44 H 04 N 5/335 A-2122-2G P-7706-2G

P - 7706 - 2G Q - 8420 - 5C

審査請求 未請求 発明の数 1 (全9頁)

光電変換素子アレイの蓄積時間制御装置

②特 願 昭62-36439

②出 願 昭62(1987)2月19日

@発明者 中村

泰

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

の出 願 人 オ

オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

10代 理 人 弁理士 奈良 武

FP 03-0379 -00WD-HP '04.3.9

SEARCH REPORT

明細 曹

1.発明の名称

光電変換案子アレイの蓄積時間制御装置

2.特許請求の範囲

(1) 電荷蓄積型の光電変換索子アレイと、この 光電変換案子アレイからの光電変換信号を時 系列的に読出す駆動回路と、前記光電変換出 力信号のピーク値を保持するピークホールド 回路と、このピークホールド回路の出力ピー ク値を一定時間保持するサンプルホールド回 路と、一定出力に対応する基準値及び前記サ ンプルホールド回路の出力を比較する比較器 と、この比較器の出力を積分する積分回路 と、この積分回路の出力電圧に対応した周被 数クロックを発生するV/Fコンパータとを 備え、前記周波数クロックを前記駆動回路に フィールドバックし、この周波数クロックに より前記光電変換案子アレイの蓄積時間を制 御するようにしたことを特徴とする光電変換 素子アレイの蓄積時間制御装置。

3.発明の詳細な説明

[産業上の利用分野]

本発明は、光電変換案子アレイを使用するレンズのMTF(変調伝達関数)検査装置における光電変換案子の電荷蓄積時間制御装置に関するものである。

「従来の技術」

光電変換案子アレイとしては、ホトアレイセンサ、例えばCCDアレイセンサが通常使用されている。

MTF検査装置おいては、複数個のホトアレイセンサ上に被検レンズにより投影された像を形成し、被検レンズのMTF値を測定するようにしている。この際、各ホトアレイセンサの出力を最適化するためにホトアレイセンサの電荷蓄積時間を制御するようにしている。

従来、この種の書籍時間制御装置としては、特開昭58-92837号公報に記載されているものがある。この特開昭58-92837号公報に記載の装置では、第7図に示すように読込み指示

信号102により新し、 **西積時間T**、 をレジシタ (プレスケーラ) 28にセットし、デクレメント カウンタ27にこの岩積時間T,に対応したデー タ104を与えてパルス105を得るとともに遅 廷型フリップフロップD-F·F31をセットす る。信号102に続いてCCDセンサ20~22 の読み出し開始指示信号100を発生し、これを フリップフロップD-F・F19に入力させてパ ルス107のタイミングで出力させることにより パルス105と同期した信号109を発生させ る。次いで、フリップフロップD-F・F30に よりパルス105のパルス間隔(書積期間1サイ クル分)だけ遅延させた後、フリップフロップ ・D-F・F30のQ出力によりフリップフロップ D-F・F31をリセットし、フリップフロップ D-F • F 3 1 の Q 出力として信号 1 1 2 を得 る。信号109及び112をANDゲート32へ 入力させることにより新しい書稜時間の1サイク ル分経過後CCD読み出し開始信号108を発生 し、実際の読み出し動作を開始する。カウンタ

3

図面につき本発明を説明する。

第1図に示す本発明光電変換案子アレイの書籍時間制御装置は、ホトアレイセンサ1の出力側を駆動回路2に接続し、この駆動回路2のセンサ信号出力側をピークホールド回路3及びサンプルホールド回路4を経て比較器5の一方の入力側に接続し、且つ、前記駆動回路2のフレームパルス出力側を前記ピークホールド回路3及びサンプルホールド回路4に夫々接続し、前記比較器5の出

27に供給する信。 01はCCDセンサ20~ 22のシフトクロックパルスとする。

[発明が解決しようとする問題点]

かかる従来の装置においては、 書積時間をセットする操作(信号103)が必要となり、 最適な 書積時間を決定するためには、 制御プログラムなどで最適審積時間の決定を行なう必要がある。 その理由は C C D 入射光量をあらかじめ知る事ができない為である。

木発明は、上記問題点を解決し最適値のホトアレイセンサ出力が得られるように自動的に蓄積時間を制御する装置即ち光量が変化しても一定の出力が得られるように自動的に蓄積時間を制御し得るようにした光電変換素子アレイの蓄積時間制御装置を提供するこを目的とする。

[周顕点を解決するための手段及び作用]

本発明、光電変換案子アレイの書積時間制御装置は、電荷書積型の光電変換案子アレイと、この光電変換案子アレイからの光電変換信号を時系列的に読出す駆動回路と、前記光電変換出力信号の

4

力側を積分器 7 を経て V / F (電圧 / 周被数) コンパータ 8 に接続し、この V / F コンパータ 8 の出力側を前記駆動回路 2 にフィールドバックするようにして構成する。又、比較器 5 の他方の入力側には一定出力に対応する最適基準値の電圧を供給する。

ホトアレイセンサ1と駆動回路2との動作タイ ミングを第2図に示す。

ホトアレイセンサ1は駆動回路2により駆動されセンサ信号101(第2図)を発生する。このセンサ信号101のピーク値を得るために、駆動回路2からのフレームパルス102に同期のピークホールド回路3とピーク値を1フレームのほとをリセットでは、1フレームの値をなったが確定するまで前フレームの値路4の出ために用いる。サンブルホールド回路4に1つを設ちて最適法準値6と比較し、その偏差を抵

分器・7 に供給する。 こ 随基準値6は、例え ば、ホトアレイセンサ1の出力範囲の80%に設 定する。積分器7で時間的に積分された偏差電圧 をV/Fコンパータ8で周被数に変換してホトア レイセンサ1の基本クロック103を形成し、こ れを慰動回路2にフィールドバックする。この基 太クロック103はホトアレイセンサ1の蓄積時 間を決めるために重要である。かように本発明で は、V/Fコンパータ8を用いて閉ループを構成 し、この閉ループによって最適基準値 6 とサンプ ルホールド回路4の出力との差が最小になるよう にセンサ信号101の最大値が制御して最適基準 値 6 と回じ値になるようにしている。

第2図に波形を示す。センサ信号101はホト アレイセンサ1の受光量に比例し出力される時系 列信号である。又、フレームパルス102はセン サ信号の1周期に対応するパルスであり、この1 周期が蓄積時間となり、この時間を長くとるとせ ンサ信号は大きくなり短くとるとセンサ信号は小 さくなる。

7

イブレータなどで構成し、フレームパルス102 の立ち下がりを検出し、スイッチSWIにリセッ トパルスを供給する。サンプルホール回路4は バッファB2 ,スイッチSW2 ,ホールドH2 で 構成し、バッファBzは、例えば、OPアンプで 構成し、これによりピークホールド回路3からの 信号をインピーダンス変換する。ホールドH₂ は コンデンサなどで構成し、これにより電圧を一定 時間書えるようにする。 スイッチSWz は、り レー又はアナログスイッチで構成し、パルス検出 器12の出力で開閉し得るようにする。 パルス検 出典12はモノマルチバイブレータなどで構成 し、これによフレームパルスの立ち上がりを検出 レてスイッチSW2 へ信号を供給する。基準電圧 発生器10は、抵抗あるいはツエナーダイオード などで構成し、これにより、一定電圧を発生す る。演算積分器 9.は、OPアンプOP1及び積分 コンデンサCなどで構成し、サンプルホールド4 からの信号と基準電圧発生器10からの信号と を、抵抗R、及びR。で比較且つ加算し、さらに (第1実施例)



装穀の第1字旅例を第3図により示す。 本例では第1図に示す回路案子のうち特にピー

クホールド回路3、サンプルホールド回路4、比 較器 5 及び積分器 7 についてその構成を詳細に示

ホドアレイセンサ1は例えばCCDセンサなど のディバイスとし、慰動回路2は、ホトアレイセ ンサ1に必要なタイミングパルスなどを発生す る。ピークホールド回路3はパッファBi,ダイ オードD、ホールドH1 、スイッチSW1 で構成 する。パッファB」 は例えばOPアンプで構成 し、センサ信号101をインピーダンス変換す る。ダイオードDは順方向電流しか流れない案子 とし、ホールドH」はコンデンサなどで構成し、 これにより電圧を一定時間蓄えるようにする。ス イッチSW:は、リレー又はアナログスイッチで 構成し、これにより、ホールドHIの電圧をり セットする。パルス検出器11は、モノマルチパ

積分する機能を有する。V/Fコンパータは、電 圧に対応した周波数パルスを出力する機能を有 し、演算積分器9からの電圧に対応した基本ク ロック103を発生する。

かように構成した本発明蓄積時間制御装置の作 動は次に示す通りである。

ホトアレイセンサ1は駆動回路2により駆動さ れセンサ信号101を発生する。フレームパルス 102の1フレームにおいてセンサ信号101が 最大になる値を求めるためにパルス検出器11の 出力によってピークホールド回路3をリセットす る。ピークホールド回路3は1フレームの最後で ピークが決定されるため、サンプルホールド回路 4により1フレーム前のピーク値を保持する必要 がある。この保持のタイミングはパルス検出器 12で行なう。パルス検出器11及びパルス検出 **塁12によってサンプルホールド回路4を保持し** た後、ピークホールド回路3をリセットする必要 があり、従って、パルス検出器11によってフレ ームパルス102の立ち下がりエッヂの検出を行

これがため、本発明によれば、ホトアレイセン サ 1 からの信号を自動的に一定にすることができる。

ピークホールド回路3は、バッファ2個及びダ イオード2個により構成することもできる。ま

1 1

(第3実施例)

次に、第5図につき木発明の第3実施例を説明 する。第1及び第2実施例では、比較器5及び積 分器フでアナログ信号を処理したが本例ではこれ 6回路案子5及び7でデジタル哲号を処理する。 即ち比較器としてA/D変換用の比較器16を用 い、その出力側にカウンタ14を接続し、このカ ウンタ14の出力側にデジタル量/周波数 (D/F)変換器19を接続し、その出力側を駆 動回路2に接続する。またカウンタ14のクロッ ク入力端子には駆動回路2のフレームパルス 102を供給する。D/F変換器19はD/Aコ ンパータ15及びV/Fコンパータ8で構成す る。従って、本例では積分器7をカランタ14で 構成する。比較器16はサンプルホールド回路4 の信号と基準電圧発生器10の信号とを比較し、 その大小を判断し、それに対応した2値の出力 (デジタル量) をカウンタ14に供給する。カウ ンタ14はアップ・ダウンカウンタで構成し、比 校器16からの信号に従って、カウンタ値のアッ

た、サンプルホー 回路 4 もパッファを 2 個用い帰還ループに構成することができる。

(第2実施例)

次に第4図により本発明の第2実施例を説明する。本例では基準電圧発生器10の構成が第3図の第1実施例と相違するだけで、その他の構成は第1実施例と同一であり、従って、その説明を省略し、相違する部分だけを説明する。即ち、D/Aコンパータ13はデジタル量をアナログ量に変換する機能を有し、DATAパスから与えられたデジタル量を基準電圧としてアナログ量で出力するようにしている。

本例では、基準電圧を外部より設定できるようにするためにD/Aコンパータ13を用いこれにより演算後分器9の入力信号を形成するようにしている。その他の作用は第1実施例と全く同じである。これがため、ホトアレイセンサ1からのセンサ信号101を外部よりデジタル制御することができる。デジタル量はセンサ信号102に対応した電圧で示す事ができる。

1 2

プ・ダウン計数を行なう。このアップ・ダウンのタイミングはフレームパルス 1 0 2 により行なう。ここで計数された値は、D / A コンパータ1 5 でデジタル量からアナログ量に変換し、V / F コンパータ8 に供給する。その他の構成は第1実施例と全く同様である。

本例では、基準電圧発生器 1 0 の基準電圧とサンプルホールド回路 4 のセンサ信号 1 0 1 の最大債を比較するためにこの両者を比較器 1 6 に供給しその大小を判断する。この判断に従って、カウンタ 1 4 のほうを供給する。計数動作はフレームパルス 1 0 2 により行なう。計数債はこれをアナログ量に変換するために D / A コンバータ 1 5 に供給す

上述したように、木例では積分動作をフレーム パルスに同期したデジタル回路で行なっている。 その他の作用は第1 実施例と同様である。 本例によれば、積分コンサの時定数を設定 する必要がなくなり、動作範囲が著しく拡大す

D/F変換器 1 9 は第 3 実施例では、 V/Fコンパータ 8 と D/A コンパータ 1 5 とで構成したが、これをクロック発生器とカウンタとの構成で簡単に置換えすることができる。

(第4実施例)

最後に、第6図により本発明の第4実施例の比明する。本例では、第5図に示す第3実施例のの口を数据16とカウンタ14との間にフリップフラスが第3では、第5図にスリップフラスが第3では、第6の日本の大小信号の立ち上がり及び立ちトリオート(リセット)され、外部からのトリオーのよっト(セット)されるようにする。フリップフロップ17の出力はAND回路18にフレームパルス102をフリップフロップ17のオームパルス102をフリップフロップ17のオームパルス102をフリップコフロップ17のオームパルス102をフリップコフロップ17のオームパルス102をフリップ17の第5回路

1 5

上述した所から明らかなように本発明によればホトアレイセンサの蓄積時間を制御することによって一定出力を得る装置において、外部より蓄積時間を設定することなく所望の一定出力電圧を得る事ができる。

4.図面の簡単な説明

第1図は、本発明光電変換案子アレイの蓄積時間制御装置の原理を示すプロック図、

第2 図は、ホトアレイセンサと駆動回路との動作タイミングを示す被形図:

第3 図は木発明光電変換案子アレイの蓄積時間 制御装置の第1 実施例を示す接続回路図、

第4図,第5図及び第6図は同じくその第2。 第3実施例及び第4実施例を夫々示す接続回路 図、

第7図は従来の光電変換素子アレイの蓄積時間 制御装置の構成を示す接続回路図である。

> 1 ··· 光電変換案子アレイ (ホトアレイセンサ)

2 … 堅動回路

・オフレ、カウンダ 供給する。その他の構成は第3実施例と全く同一である。

本例ではカウンタ14のカウンタ動作入力ではカウンタ14のカウンタ動作入力では、 を外部から制御されるトリガー104で りガー104で トリガー104で トリガー104で トリガー104で 日本ット 後比較器16からの一致信号を発生する。 AND 回路18ではこの信号でゲートをオン・オフし、これによりフレームベルス102を 制御している。 比較器16からの一致信号によってそのの立ち上がり及び立ち下がりを検知すれば良く、全体の動作はトリガー104が入った時点のみホトアレイセンサ1の出力を一定にし、その後はその時点での基本クロック(書積時間)を保持し得るようにする。その他の構成は第3実施例と全く同一である。

本例によれば、必要時だけ書積時間を変更する ことができ、従って書積時間の変動が問題となる システムに使用することができる。

[発明の効果]

1 6

3 … ピンクホールド回路

4 … サンプルホールド回路

5,16…比較器

6 … 基準値

7 … 積分器

8 ... V / F コンパータ

9 … 演算積分器

10…基準電圧発生器

11,12…パルス検出器

1 3 ··· D / A コンパータ

1 4 … カウンタ

15…D/Aコンパータ

17…フリップフロップ


18 ··· AND回路

19…D/F変換器


特 許 出 願 人 オリンパス光学工業株式会社


代理人 弁理士 奈 貞

図 2 A 1




- 光電変換素子アレイ (ホトアレイセンサ)
 駆動回路
 ビンクホールド回路
 サンブルホールド回路
 比較器
 び 接換額
 び ま換額
 び まや額
 び ひが認
 び ひが認
 と ひ ひがられたり






第 4 図




第 5 図




BEST AVAILABLE COPY

第 6 図



第 7 図



BEST AVAILABLE COPY

-188-

手統補正書(自発)

昭和62年5月26日

特許庁長官 黒田 明雄 殿



1.事件の表示

昭和62年特許願第36439号

2.発明の名称

光電変換素子アレイの蓄積時間制御装置

3.補正をする者

事件との関係 特許 出願 人

住 所 東京都渋谷区幅ヶ谷2丁目43番2号

名 称 (037)オリンパス光学工業株式会社 代 衷 者 下 山 敏 郎

4.代 理 人

住 所 東京都港区浜松町2丁目2番15号 浜松町ダイヤハイツ706号

氏 名 (6942)弁 理 士 奈 良



- 5.補正の対象
 - (1) 明細書の「特許額求の範囲」の欄
 - (2) 明細書の「発明の詳細な説明」の欄





別 紙

2.特許請求の範囲

(1) 電荷蓄積型の光電変換素子アレイと、この 光電変換案子アレイからの光電変換信号を時 系列的に読出す駆動回路と、前記光電変換出 力信号のピーク値を保持するピークホールド 回路と、このピークホールド回路の出力ピー ク値を一定時間保持するサンプルホールド回 路と、一定出力に対応する基準値及び前記サ ンプルホールド回路の出力を比較する比較器 と、この比較器の出力を積分する積分回路 と、この積分回路の出力電圧に対応した周波 数クロックを発生するV/Fコンパータとを 備え、前記周波数クロックを前記駆動回路に フィードバックし、この周波数クロックによ り前記光電変換素子アレイの蓄積時間を制御 するようにしたことを特徴とする光電変換案 子アレイの蓄積時間制御装置。

8.補正の内容

- (1) 明細書の特計請求の範囲を別紙の通り補正する。
- ② 明細書第4頁第15行目に記載する「提供 おこを」を「提供することを」と補正する。
- (3) 明細書第13頁第14行目に記載する「カランタ14」を「カウンタ14」と補正

7. 添付書類の目録

(1) 別. 紙

1 通

2

BEST AVAILABLE COPY